臺(tái)積電披露3nm工藝更多細(xì)節(jié)信息 晶體管密度是5nm工藝1.7倍

8月25日消息,據(jù)國(guó)外媒體報(bào)道,正如外媒此前所預(yù)期的一樣,芯片代工商臺(tái)積電在今日開始的全球技術(shù)論壇上,披露了下一代先進(jìn)工藝3nm的更多細(xì)節(jié)信息。

2020年的臺(tái)積電全球技術(shù)論壇,是他們舉行的第二十六屆全球技術(shù)論壇,論壇上分享了第一代5nm、第二代5nm、4nm等先進(jìn)工藝方面的信息,但在5nm工藝已經(jīng)投產(chǎn)的情況下,外界最期待的還是5nm之后的下一個(gè)全新工藝節(jié)點(diǎn)3nm工藝。

在今天的論壇上,臺(tái)積電也披露了3nm工藝的相關(guān)信息。他們的3nm工藝,仍將繼續(xù)使用鰭式場(chǎng)效應(yīng)(FinFET)晶體管,不會(huì)采用三星計(jì)劃在3nm工藝節(jié)點(diǎn)上使用的環(huán)繞式閘極電晶體(GAA)。

同第一代的5nm工藝相比,3nm工藝將使芯片的性能提升10%到15%,能耗降低25%到30%,臺(tái)積電方面承諾3nm工藝的晶體管密度將是5nm工藝的1.7倍。

外媒在報(bào)道中表示,臺(tái)積電的3nm工藝的晶體管密度,將是第一代的7nm工藝的3倍,可使芯片的能耗降低51%,性能提升32%。

按計(jì)劃,臺(tái)積電的 3nm工藝,將在明年進(jìn)入風(fēng)險(xiǎn)試產(chǎn),2022年下半年大規(guī)模量產(chǎn)。

極客網(wǎng)企業(yè)會(huì)員

免責(zé)聲明:本網(wǎng)站內(nèi)容主要來自原創(chuàng)、合作伙伴供稿和第三方自媒體作者投稿,凡在本網(wǎng)站出現(xiàn)的信息,均僅供參考。本網(wǎng)站將盡力確保所提供信息的準(zhǔn)確性及可靠性,但不保證有關(guān)資料的準(zhǔn)確性及可靠性,讀者在使用前請(qǐng)進(jìn)一步核實(shí),并對(duì)任何自主決定的行為負(fù)責(zé)。本網(wǎng)站對(duì)有關(guān)資料所引致的錯(cuò)誤、不確或遺漏,概不負(fù)任何法律責(zé)任。任何單位或個(gè)人認(rèn)為本網(wǎng)站中的網(wǎng)頁(yè)或鏈接內(nèi)容可能涉嫌侵犯其知識(shí)產(chǎn)權(quán)或存在不實(shí)內(nèi)容時(shí),應(yīng)及時(shí)向本網(wǎng)站提出書面權(quán)利通知或不實(shí)情況說明,并提供身份證明、權(quán)屬證明及詳細(xì)侵權(quán)或不實(shí)情況證明。本網(wǎng)站在收到上述法律文件后,將會(huì)依法盡快聯(lián)系相關(guān)文章源頭核實(shí),溝通刪除相關(guān)內(nèi)容或斷開相關(guān)鏈接。

2020-08-25
臺(tái)積電披露3nm工藝更多細(xì)節(jié)信息 晶體管密度是5nm工藝1.7倍
芯片代工商臺(tái)積電在今日開始的全球技術(shù)論壇上,披露了下一代先進(jìn)工藝3nm的更多細(xì)節(jié)信息,晶體管的密度是5nm工藝的1.7倍,7nm工藝的3倍。

長(zhǎng)按掃碼 閱讀全文