跳過(guò)5nm 臺(tái)積電透露Graphcore下一代IPU將基于3nm工藝研發(fā)

8月28日消息,據(jù)國(guó)外媒體報(bào)道,5nm工藝在今年一季度投產(chǎn)之后,臺(tái)積電下一代工藝研發(fā)的重點(diǎn)已轉(zhuǎn)移到了3nm,目前正在按計(jì)劃推進(jìn),計(jì)劃在2021年風(fēng)險(xiǎn)試產(chǎn),2022年下半年大規(guī)模投產(chǎn)。

在2020年度的臺(tái)積電全球技術(shù)論壇上,他們也提到了3nm工藝,披露了3nm工藝的性能提升信息。

外媒最新的報(bào)道顯示,在介紹3nm的工藝時(shí),臺(tái)積電重點(diǎn)提到了為人工智能和機(jī)器學(xué)習(xí)研發(fā)加速器的半導(dǎo)體廠商Graphcore。臺(tái)積電透露,Graphcore用于加速機(jī)器學(xué)習(xí)的下一代智能處理單元(IPU),將基于臺(tái)積電的3nm工藝研發(fā),越過(guò)5nm工藝。

Graphcore目前已經(jīng)推出兩代IPU,第一代是Colossus Mk1 IPU,采用臺(tái)積電的16nm工藝,集成236億個(gè)晶體管;第二代是不久前推出的Colossus Mk2 IPU,采用的是臺(tái)積電的7nm工藝,集成592億個(gè)晶體管。

雖然臺(tái)積電透露Graphcore下一代的IPU將基于臺(tái)積電的3nm工藝研發(fā),但并未透露具體的時(shí)間框架,也未提及Graphcore的任何策略信息。

極客網(wǎng)企業(yè)會(huì)員

免責(zé)聲明:本網(wǎng)站內(nèi)容主要來(lái)自原創(chuàng)、合作伙伴供稿和第三方自媒體作者投稿,凡在本網(wǎng)站出現(xiàn)的信息,均僅供參考。本網(wǎng)站將盡力確保所提供信息的準(zhǔn)確性及可靠性,但不保證有關(guān)資料的準(zhǔn)確性及可靠性,讀者在使用前請(qǐng)進(jìn)一步核實(shí),并對(duì)任何自主決定的行為負(fù)責(zé)。本網(wǎng)站對(duì)有關(guān)資料所引致的錯(cuò)誤、不確或遺漏,概不負(fù)任何法律責(zé)任。任何單位或個(gè)人認(rèn)為本網(wǎng)站中的網(wǎng)頁(yè)或鏈接內(nèi)容可能涉嫌侵犯其知識(shí)產(chǎn)權(quán)或存在不實(shí)內(nèi)容時(shí),應(yīng)及時(shí)向本網(wǎng)站提出書(shū)面權(quán)利通知或不實(shí)情況說(shuō)明,并提供身份證明、權(quán)屬證明及詳細(xì)侵權(quán)或不實(shí)情況證明。本網(wǎng)站在收到上述法律文件后,將會(huì)依法盡快聯(lián)系相關(guān)文章源頭核實(shí),溝通刪除相關(guān)內(nèi)容或斷開(kāi)相關(guān)鏈接。

2020-08-28
跳過(guò)5nm 臺(tái)積電透露Graphcore下一代IPU將基于3nm工藝研發(fā)
芯片代工商臺(tái)積電在全球技術(shù)論壇上透露,Graphcore用于加速機(jī)器學(xué)習(xí)的下一代智能處理單元(IPU),將基于臺(tái)積電的3nm工藝研發(fā),越過(guò)5nm工藝。

長(zhǎng)按掃碼 閱讀全文