安路FPGA實現(xiàn)7:1 LVDS接收

隨著圖像像素和幀率的不斷提高,傳統(tǒng)的LVCOMS規(guī)格已經(jīng)不能承載圖像需要的帶寬要求。在所有的替代方案中,7:1 LVDS 是一個相對性價比比較高的解決方案。其單個差分對可以達到500Mbps以上的傳輸速率,這是LVCOMS難以企及的。在液晶面板的圖像接口中往往可以看到7:1 LVDS的身影。

圖像的RGB數(shù)據(jù)和控制數(shù)據(jù)經(jīng)過編碼后分散在幾個通道中傳輸,并有一路7分頻的同步時鐘伴隨。編碼方式和時鐘數(shù)據(jù)的相位關(guān)系是確定的,以TI的LM98620舉例如下:

Figure 1 7:1 LVDS 編碼格式

安路FPGA實現(xiàn)7:1 LVDS接收

安路FPGA實現(xiàn)7:1 LVDS接收

7:1 LVDS的發(fā)送設(shè)計相對容易,接收的時候看設(shè)計平臺不同解決方案也略有不同。

Xilinx公司Spartan6系列的IO有數(shù)據(jù)同步功能,所以自帶高速數(shù)據(jù)解串能力,設(shè)計相對容易。Lattice公司的XP2系列或者ECP3系列的IO雖然沒有數(shù)據(jù)同步功能,但是利用IO DDR功能,加上芯片內(nèi)置PLL相位調(diào)整相對靈活,網(wǎng)上也有成熟的參考設(shè)計。本文主要介紹使用國產(chǎn)安路FPGA實現(xiàn)低成本7:1 LVDS接收方案,并已經(jīng)調(diào)試成功,穩(wěn)定量產(chǎn)。

安路FPGA EG4系列和市場主流FPGA一樣,基本結(jié)構(gòu)也是基于SRAM的查找表。IO支持DDR和DDRx2的功能,LVDS實測速率可以達到500MHz;全系列內(nèi)置4個PLL,每個最多支持輸出5路時鐘輸出。這兩個基本結(jié)構(gòu)是實現(xiàn)7:1 LVDS的關(guān)鍵。

按照7:1 LVDS規(guī)范,如果TXCLK是70MHz,那么LVDS的數(shù)據(jù)實際速率已經(jīng)達到了490Mbps。但是采用DDRIO以后,可以在EG4的IO接口上,用245MHz的時鐘解串LVDS數(shù)據(jù)和TXCLK。這個245MHz的時鐘就是7:1 LVDS時鐘經(jīng)過PLL 3.5倍頻后得到的。

Figure 2 EG4 IDDR 實例化示例

安路FPGA實現(xiàn)7:1 LVDS接收

首先要確定7:1 LVDS時鐘的相位。TXCLK解串下來的數(shù)據(jù)可能是“1100011”,也可能是“0001111”,這個取決于245MHz時鐘的相位而定。而且這個相位要現(xiàn)場調(diào)試一下,不同的硬件可能會略有差異。因為是內(nèi)部信號,所以用示波器觀察不是很方便。但是安路FPGA設(shè)計工具中自帶嵌入式邏輯分析儀“ChipWatcher”,可以很方便的看到TXCLK解串后的數(shù)據(jù)。

根據(jù)7:1 LVDS的編碼方式,一個TXCLK周期中包含了7個數(shù)據(jù)bit,而DDRIO每次解串下來是2個數(shù)據(jù)bit,所以實際解碼的數(shù)據(jù)會分配在相鄰的兩個7:1 LVDS的周期中。比如,實際解碼的TXCLK可能是“1100011”和“1000111”或者是“0001111”和“0011110”。

一旦獲取穩(wěn)定的TXCLK相位后,就可以根據(jù)上一頁的表格定位出RGB數(shù)據(jù)的位置解出RGB數(shù)據(jù)。需要注意的是7:1 LVDS編碼的RGB數(shù)據(jù)是10bit寬度,如果用戶只需要8bit數(shù)據(jù)的話,要選取其中的高8位。

采用這個接收方案,已經(jīng)在實際產(chǎn)品中穩(wěn)定使用了。而且安路公司的FPGA開發(fā)軟件TD安裝簡單,資源占用少,運行速度快,對絕大多數(shù)應(yīng)用設(shè)計游刃有余。

安路科技根植中國,面向世界,積極參與國際競爭,努力成為中國可編程邏輯器件產(chǎn)業(yè)的主導(dǎo)企業(yè)和世界可編程邏輯器件解決方案的主要供應(yīng)商。

極客網(wǎng)企業(yè)會員

免責聲明:本網(wǎng)站內(nèi)容主要來自原創(chuàng)、合作伙伴供稿和第三方自媒體作者投稿,凡在本網(wǎng)站出現(xiàn)的信息,均僅供參考。本網(wǎng)站將盡力確保所提供信息的準確性及可靠性,但不保證有關(guān)資料的準確性及可靠性,讀者在使用前請進一步核實,并對任何自主決定的行為負責。本網(wǎng)站對有關(guān)資料所引致的錯誤、不確或遺漏,概不負任何法律責任。任何單位或個人認為本網(wǎng)站中的網(wǎng)頁或鏈接內(nèi)容可能涉嫌侵犯其知識產(chǎn)權(quán)或存在不實內(nèi)容時,應(yīng)及時向本網(wǎng)站提出書面權(quán)利通知或不實情況說明,并提供身份證明、權(quán)屬證明及詳細侵權(quán)或不實情況證明。本網(wǎng)站在收到上述法律文件后,將會依法盡快聯(lián)系相關(guān)文章源頭核實,溝通刪除相關(guān)內(nèi)容或斷開相關(guān)鏈接。

2018-09-26
安路FPGA實現(xiàn)7:1 LVDS接收
隨著圖像像素和幀率的不斷提高,傳統(tǒng)的LVCOMS規(guī)格已經(jīng)不能承載圖像需要的帶寬要求。在所有的替代方案中,7:1 LVDS 是一個相對性價比比較高的解決方案。

長按掃碼 閱讀全文