在FPGA中block ram是很常見的硬核資源，合理的利用這些硬件資源一定程度上可以優(yōu)化整個(gè)設(shè)計(jì)，節(jié)約資源利用率，充分開發(fā)FPGA芯片中的潛在價(jià)值，本文根據(jù)前人總結(jié)的一些用法，結(jié)合安路科技FPGA做簡單總結(jié)，說明基本原理。
用法一：使用雙口模式拆分成2個(gè)小容量的BRAM
基本原理如下：
· 以1K*9bit雙端口配置模式為例，一個(gè)bram9k，可以當(dāng)作兩個(gè)512*9k rom
· 將A端口的地址最高位固定接0，B端口的地址最高位固定接1，則通過A端口只能訪問0~511的地址空間，通過B端口只能訪問512~1023地址空間，互不沖突，相當(dāng)于兩個(gè)小容量的rom
用法二：用作并行數(shù)據(jù)的多周期延時(shí)
· 將bram例化成簡單雙端口模式，并將寫端口固定使能為寫，讀端口固定使能為讀。
· 將ram模式配置成 “讀優(yōu)先模式”，每次在寫某個(gè)地址之前會(huì)先把該地址的數(shù)據(jù)輸出
· 用一個(gè)模長為N(N=4)的計(jì)數(shù)器，反復(fù)向ram中寫數(shù)據(jù)，會(huì)得到一個(gè)延時(shí)為N+1的輸出數(shù)據(jù)
如下圖：
用法三：用作高速大規(guī)模計(jì)數(shù)器
基本原理如下：
· 以9Kbit bram為例，設(shè)置成雙端口，1k*9bit模式
· A端口doa[7:0]是低8bit 計(jì)數(shù)器輸出，doa[8]是進(jìn)位信號(hào)，給到B端口的使能
· B端口dob[7:0]是高8bit計(jì)數(shù)器輸出。
· 由于B端口數(shù)據(jù)有一個(gè)周期延時(shí)，將A端口數(shù)據(jù)延時(shí)一個(gè)周期之后與B端口構(gòu)成16bit計(jì)數(shù)器
· 也即一個(gè)9Kbit bram可以構(gòu)造成一個(gè)16bit的計(jì)數(shù)器
· 設(shè)計(jì)原型是兩個(gè)8bit的計(jì)數(shù)器級(jí)聯(lián)構(gòu)造16bit計(jì)數(shù)
· rom初始化文件
用法四：構(gòu)造高速復(fù)雜的狀態(tài)機(jī)
一般狀態(tài)機(jī)原理框圖如下：
基于rom的狀態(tài)機(jī)原理如下：
· 首先明確 狀態(tài)劃分，狀態(tài)跳轉(zhuǎn)條件，狀態(tài)輸出
· 將現(xiàn)態(tài)輸出與輸入給到rom_a的地址端，初始化值為輸出值
· 將現(xiàn)態(tài)輸出與跳轉(zhuǎn)條件給到rom_b的地址端，初始化值為次態(tài)輸出
· 若狀態(tài)不多，可以將rom_a與rom_b合并成一個(gè)真雙口的rom
關(guān)于更多細(xì)節(jié)請(qǐng)參考如下相關(guān)文檔：
1.《基于FPGA的數(shù)字信號(hào)處理》 高亞軍 電子工業(yè)出版社
2.EF2_datahseet_V3.9
（免責(zé)聲明：本網(wǎng)站內(nèi)容主要來自原創(chuàng)、合作伙伴供稿和第三方自媒體作者投稿，凡在本網(wǎng)站出現(xiàn)的信息，均僅供參考。本網(wǎng)站將盡力確保所提供信息的準(zhǔn)確性及可靠性，但不保證有關(guān)資料的準(zhǔn)確性及可靠性，讀者在使用前請(qǐng)進(jìn)一步核實(shí)，并對(duì)任何自主決定的行為負(fù)責(zé)。本網(wǎng)站對(duì)有關(guān)資料所引致的錯(cuò)誤、不確或遺漏，概不負(fù)任何法律責(zé)任。
任何單位或個(gè)人認(rèn)為本網(wǎng)站中的網(wǎng)頁或鏈接內(nèi)容可能涉嫌侵犯其知識(shí)產(chǎn)權(quán)或存在不實(shí)內(nèi)容時(shí)，應(yīng)及時(shí)向本網(wǎng)站提出書面權(quán)利通知或不實(shí)情況說明，并提供身份證明、權(quán)屬證明及詳細(xì)侵權(quán)或不實(shí)情況證明。本網(wǎng)站在收到上述法律文件后，將會(huì)依法盡快聯(lián)系相關(guān)文章源頭核實(shí)，溝通刪除相關(guān)內(nèi)容或斷開相關(guān)鏈接。 ）
