Cadence數(shù)字和定制/模擬設(shè)計(jì)流程獲得臺(tái)積電N3E 和N2工藝技術(shù)認(rèn)證

5月9日消息,楷登電子(美國(guó)Cadence 公司)近日宣布,Cadence 數(shù)字和定制/模擬設(shè)計(jì)流程已通過臺(tái)積電(TSMC)N3E 和 N2 先進(jìn)工藝的設(shè)計(jì)規(guī)則手冊(cè)(DRM)認(rèn)證。兩家公司還發(fā)布了相應(yīng)的 N3E 和 N2 制程設(shè)計(jì)套件(PDK),以加快在上述節(jié)點(diǎn)的移動(dòng)、人工智能和超大規(guī)模計(jì)算的 IC 設(shè)計(jì)創(chuàng)新。客戶已開始積極使用這些新的工藝節(jié)點(diǎn)和經(jīng)過認(rèn)證的 Cadence? 流程來實(shí)現(xiàn)功率、性能和面積(PPA)目標(biāo),簡(jiǎn)化模擬遷移過程,并縮短上市時(shí)間。

Cadence 和 TSMC 緊密合作,確保其完整的 RTL-to-GDS 流程符合 TSMC 的 N3E 和 N2 節(jié)點(diǎn)要求,其中包括Innovus?Implementation System、Quantus?Extraction Solution 和 Quantus Field Solver、Tempus?Timing Signoff Solution 和 ECO Option、Pegasus?Verification System、Liberate?Characterization Portfolio、Voltus?IC Power Integrity Solution 以及 Voltus-Fi Custom Power Integrity Solution。Genus?Synthesis Solution結(jié)合預(yù)測(cè)性質(zhì)的 iSpatial 技術(shù)也支持最新的 N3E 和 N2 技術(shù)。

完整的 Cadence 數(shù)字實(shí)現(xiàn)和簽核流程支持一系列新的設(shè)計(jì)特征,包括為了在 N3E 節(jié)點(diǎn)上實(shí)現(xiàn)最佳 PPA 結(jié)果,從綜合到簽核工程變更命令(ECO)都可以使用原生的混合單元行優(yōu)化技術(shù);以及對(duì)單元引腳對(duì)齊和連接的支持。該流程可供客戶快速采用,以便他們體驗(yàn)最新的 TSMC N3E 和 N2 工藝技術(shù)所帶來的優(yōu)勢(shì)。

Cadence Virtuoso?Studio,包括 Virtuoso Schematic Editor、Virtuoso ADE Suite 和 Virtuoso Layout Suite,以及 Spectre?Simulation Platform,包括 Spectre X Simulator、Spectre Accelerated Parallel Simulator (APS)、Spectre eXtensive Partitioning Simulator (XPS) 和 Spectre RF Option,這些產(chǎn)品在管理工藝角仿真、統(tǒng)計(jì)分析、設(shè)計(jì)中心化和電路優(yōu)化上均做了改進(jìn)。最新的 Virtuoso ADE Suite 架構(gòu)能夠在現(xiàn)代計(jì)算集群或公有云/私有云中并行運(yùn)行多達(dá)數(shù)千個(gè)仿真點(diǎn),從而幫助用戶優(yōu)化設(shè)計(jì)。

Virtuoso Layout Suite 包含多項(xiàng)創(chuàng)新,旨在提供更高效的 IC layout,以提供更好的性能和擴(kuò)展性;基于網(wǎng)格的結(jié)構(gòu)化器件擺放方法,在布局、布線、填充和 dummy 的插入上具有互動(dòng)式的助理功能;一個(gè)新的器件級(jí)自動(dòng)布線工具,旨在解決先進(jìn)制程節(jié)點(diǎn)上的挑戰(zhàn);在 TSMC 先進(jìn)制程節(jié)點(diǎn)上跨節(jié)點(diǎn)移植定制設(shè)計(jì)和 layout,具有增強(qiáng)的模擬遷移和 layout 重用功能;集成的寄生參數(shù)提取和 EM-IR 檢查;以及結(jié)合 Pegasus Verification Solution,進(jìn)行集成式簽核級(jí)別的物理驗(yàn)證能力。

(免責(zé)聲明:本網(wǎng)站內(nèi)容主要來自原創(chuàng)、合作伙伴供稿和第三方自媒體作者投稿,凡在本網(wǎng)站出現(xiàn)的信息,均僅供參考。本網(wǎng)站將盡力確保所提供信息的準(zhǔn)確性及可靠性,但不保證有關(guān)資料的準(zhǔn)確性及可靠性,讀者在使用前請(qǐng)進(jìn)一步核實(shí),并對(duì)任何自主決定的行為負(fù)責(zé)。本網(wǎng)站對(duì)有關(guān)資料所引致的錯(cuò)誤、不確或遺漏,概不負(fù)任何法律責(zé)任。
任何單位或個(gè)人認(rèn)為本網(wǎng)站中的網(wǎng)頁或鏈接內(nèi)容可能涉嫌侵犯其知識(shí)產(chǎn)權(quán)或存在不實(shí)內(nèi)容時(shí),應(yīng)及時(shí)向本網(wǎng)站提出書面權(quán)利通知或不實(shí)情況說明,并提供身份證明、權(quán)屬證明及詳細(xì)侵權(quán)或不實(shí)情況證明。本網(wǎng)站在收到上述法律文件后,將會(huì)依法盡快聯(lián)系相關(guān)文章源頭核實(shí),溝通刪除相關(guān)內(nèi)容或斷開相關(guān)鏈接。 )

贊助商
2023-05-09
Cadence數(shù)字和定制/模擬設(shè)計(jì)流程獲得臺(tái)積電N3E 和N2工藝技術(shù)認(rèn)證
楷登電子(美國(guó)?Cadence 公司)近日宣布,Cadence 數(shù)字和定制/模擬設(shè)計(jì)流程已通過臺(tái)積電(TSMC)N3E 和 N2 先進(jìn)工藝的設(shè)計(jì)規(guī)則手冊(cè)(DRM

長(zhǎng)按掃碼 閱讀全文