華邦電子加入UCIe產(chǎn)業(yè)聯(lián)盟 支持標準化高性能chiplet接口

2月17日消息,全球半導體存儲解決方案領導廠商華邦電子近日宣布正式加入UCIe?(Universal Chiplet Interconnect Express?)產(chǎn)業(yè)聯(lián)盟。結合自身豐富的先進封裝(2.5D/3D)經(jīng)驗,華邦將積極參與UCIe產(chǎn)業(yè)聯(lián)盟,助力高性能chiplet接口標準的推廣與普及。

UCIe產(chǎn)業(yè)聯(lián)盟聯(lián)合了諸多領先企業(yè),致力于推廣UCIe開放標準,以實現(xiàn)封裝內(nèi)芯粒間(chiplet)的互連,構建一個開放的chiplet生態(tài)系統(tǒng),同時也將有助于2.5D/3D先進封裝產(chǎn)品的開發(fā)。

隨著5G、新能源汽車和高速運算等技術的飛速增長,業(yè)界對芯片制程與封裝技術的要求日益嚴格。如今,2.5D/3D多芯片封裝可實現(xiàn)芯片性能、能效和小型化的指數(shù)級提升,已經(jīng)成為行業(yè)聚焦的主流趨勢。作為高性能內(nèi)存芯片的行業(yè)領導者,華邦的創(chuàng)新產(chǎn)品CUBE: 3D TSV DRAM產(chǎn)品可提供極高帶寬低功耗,確保2.5D/3D多芯片封裝的能效,并且為客戶提供優(yōu)質的定制化內(nèi)存解決方案。

加入UCIe聯(lián)盟后,華邦可協(xié)助系統(tǒng)單芯片客戶(SoC)設計與2.5D/3D后段工藝(BEOL, back-end-of-life)封裝連結。UCIe 1.0規(guī)范通過采用高帶寬內(nèi)存接口來提供完整且標準化的芯片間互連環(huán)境,促進SoC到內(nèi)存之間的互連升級,以實現(xiàn)低延遲、低功耗和高性能??傮w而言,標準化將助力加速推出高性能產(chǎn)品,為設備制造商和終端用戶帶來更高價值與收益,從而推動先進多芯片引擎的市場增長。

不僅如此,加入UCIe聯(lián)盟后,華邦提供3DCaaS(3D CUBE as a Service)一站式服務平臺,為客戶提供領先的標準化產(chǎn)品解決方案。通過此平臺,客戶不僅可以獲得3D TSV DRAM(又名CUBE)KGD內(nèi)存芯片和針對多芯片設備優(yōu)化的2.5D/3D后段工藝(采用CoW/WoW技術),還可獲取由華邦的平臺合作伙伴提供的技術咨詢服務。這意味著客戶可輕松獲得完整且全面的CUBE產(chǎn)品支持,并享受Silicon-Cap、interposer等技術的附加服務。

極客網(wǎng)企業(yè)會員

免責聲明:本網(wǎng)站內(nèi)容主要來自原創(chuàng)、合作伙伴供稿和第三方自媒體作者投稿,凡在本網(wǎng)站出現(xiàn)的信息,均僅供參考。本網(wǎng)站將盡力確保所提供信息的準確性及可靠性,但不保證有關資料的準確性及可靠性,讀者在使用前請進一步核實,并對任何自主決定的行為負責。本網(wǎng)站對有關資料所引致的錯誤、不確或遺漏,概不負任何法律責任。任何單位或個人認為本網(wǎng)站中的網(wǎng)頁或鏈接內(nèi)容可能涉嫌侵犯其知識產(chǎn)權或存在不實內(nèi)容時,應及時向本網(wǎng)站提出書面權利通知或不實情況說明,并提供身份證明、權屬證明及詳細侵權或不實情況證明。本網(wǎng)站在收到上述法律文件后,將會依法盡快聯(lián)系相關文章源頭核實,溝通刪除相關內(nèi)容或斷開相關鏈接。

2023-02-17
華邦電子加入UCIe產(chǎn)業(yè)聯(lián)盟 支持標準化高性能chiplet接口
2月17日消息,全球半導體存儲解決方案領導廠商華邦電子近日宣布正式加入UCIe?(Universal Chiplet Interconnect Express?)產(chǎn)業(yè)聯(lián)盟。

長按掃碼 閱讀全文